Tôi đã làm việc với fpgas trong nhiều năm và luôn sử dụng các bộ đặt lại đồng bộ cho mọi bộ phận [cần nó] trong các mạch của tôi. Nó giúp mạch được thiết lập lại toàn cầu ở một chu kỳ xung nhịp nhất định.
Tuy nhiên, tôi được cho biết rằng trong các mạch ASIC, mọi người có xu hướng sử dụng thiết lập lại không đồng bộ ở mọi nơi. Tôi tự hỏi tại sao, và nếu đó là trường hợp trong một số thiết kế fpga quá. Tôi rất thích nghe ý kiến chuyên nghiệp.
Cảm ơn